内存限制应该主要是 Die 面积限制，主流架构应该还是第一次把内存封装到片内的，果家这一次把内存颗粒厂商的饭碗都打翻了，下一步是不是该对闪存动手了……

有实物评测了再说吧，大概率 MBA 还是有软件锁功率的，不然 MBP 还要风扇做甚

@blackcatxh VT 是 intel 的，ARM 也有自己的一套，理论上跨架构就不能用虚拟化了，只能用模拟器或先二进制翻译再跑。

@invalid522 官方肯定会这么说，毕竟没有实地测试和调校过。Pixel 5 是支持 n77/n78 的，理论上在国内应该至少能用，至于效果咋样就不好说了。不过毕竟 5G 现在还在发展中，还牵扯各种扯皮，估计几年内很难有谁家敢说自己能全网通吧……

距离传感器是系统 bug，基本所有全面屏手机都是用的这种屏下开孔的方式，只是那个传感器正常情况不该发光的。后面应该会更新解决，现在的话可以试试恢复出厂然后不要从以前的备份恢复应用和设置试试。

个人对 Pixel 5 的感觉就是一个消费降级产物，更像是一个定位稍微高级一点的 4a 。不过反过来看 Pixel 4 上用户多付出的成本换来个实验品的 Soli，结果还要放弃全面屏和大电池。Pixel 5 缺点可以说是太平庸，没有啥惊喜，但比 Pixel 4 还是要更平衡一些的，对我来说也更实用。

不过话说这代品控实在拉跨，不知道后面能有长进不……

目测这代坑有点多，发热门和屏缝门网上都不少，而且加$200 相比 4a 5G 换了个铝合金外壳感觉并不值……

@solider245 没有后缀就是没有后缀啊，啥叫“没有后缀也是后缀”……

Outlook 不太清楚，Gmail 有个问题是过滤算法貌似会受其它用户 report spam 影响。我之前有一类通知邮件一直正常，然后突然开始被自动扔 SPAM 了，报 not spam 好几次才 train 回正轨，结果过了一阵又开始了……
感觉不同用户对 SPAM 的不同门槛搞得过滤标准反复横跳……

物理地址一般对用户态程序是不可见的，至于虚拟地址到物理地址映射是 OS 维护的事，JVM 没必要多管闲事

具体参考这个： https://userbase.kde.org/Desktop_Effects_Performance#Desktop_Effect_Performance

这个一般是 VM 的显卡驱动不兼容 3D 加速，KDE 不太熟，试试关点 compositor 能行不

@feast 评职称的东西那更没必要细扣了，看都没人看的东西……
还是那个道理，x86 和 RISC 最大的区别在取码译码，本质上和流水线本身设计没太大关系。Intel 早几年搞深流水是为了极致压迫 cycle 上高频，而且你说反了，深流水的每一级是更简单了。简单的例子，原本把大象放进冰箱要三步
1. 打开冰箱
2. 把大象放进去
3. 关上冰箱
你现在为了增加级数，每一步都再拆分，比如打开冰箱分成握住把手，拉开一半，再拉一半这样
但当然级数多了整个流水线的控制确实复杂了。

#23 超标量不止有 VLIW，CPU 的多发射可以做自动多指令发射，感兴趣可以去看看体系架构圣经: Computer Architecture: A Quantitative Approach

这问题扯得也太远了……就你原问题，结合那个句子前面句，我还是认为说的是取指加译指单元

@feast 这个教材字面描述很模糊，基本就是科普级别，不知道是什么课程，这种严谨和新不新没啥关系。你也知道了现在很多 CISC 和 RISC 分界已经没有那么严格了，很多东西内部实现大家都是共享的，更多区别还是机器码表示形式上了，对 CPU 实现来说那就是取码器和译码器的区别了。之前写玩具 CPU 把 x86 实现换个 decoder 简单改改就能上 MIPS

@feast 另外 OOO 不是 x86 独有的，现在体系大部分都有 OOO

@feast 就是多发射啊，可以去了解下 superscalar

另外对于国内计算机教材实在不能细扣，建议配合国内经典教材服用……

@feast 这和内部微操作有啥关系，你编译器做再多，CPU 也只能从内存取机器码做译码，你还能直接从编译器跳过取码器直接喂执行单元不成……建议 lz 先补下体系结构的课程

从后面“使得指令的译码与数据的处理较快”的描述，应该是指指令和数据预取吧，RISC 定长指令做这些比较简单，但 x86 也不是没有，只是不等长指令实现太复杂